Semiconductor-ferpakking is evoluearre út tradisjonele 1D PCB-ûntwerpen om 3D-hybride bonding te besunigjen by it wafel nivo. Dizze foarútgong lit interjeconnect spaasje yn it ien-sifers-mikron berik, mei bandbreedten fan maksimaal 1000 GB / s, wylst se ûnderhâld hawwe. Op 'e kearn fan avansearre Semiconductor-ferpakkingsechnologyen binne 2,5D-ferpakking (wêr't komponinten sydlings wurde pleatst op in intermediêre laach (dy't vertikaal by aktyf chips omfettet). Dizze technologyen binne krúsjaal foar de takomst fan HPC-systemen.
2.5D Packaging Technology omfettet ferskate yntermediêre laachmaterialen, elk mei syn eigen foardielen en neidielen. Silicon (SI) Intermediêr lagen, ynklusyf folslein passive silisium en lokaliseare silisi-brêgen, binne bekend om de moaiste wiring te leverjen, wêrtroch't it ideaal is foar kompjûter fan hege prestaasjes. Se binne lykwols kostber yn termen fan materialen en fabrikaazje- en fichtingsgrins yn ferpakkinggebiet. Om dizze problemen te ferminderjen, nimt it gebrûk fan lokaliseare Silisi-brêgen, strategysk ynsette silisium wêr't fine funksjonaliteit kritysk is by it oanpassen fan gebieten.
Organyske intermediêr lagen, mei help fan Fan-out foarme plestik, binne in mear kosten-effektyf alternatyf foar silisium. Se hawwe in legere dielectrike konstante, dy't RC fertrage ferminderet yn it pakket. Nettsjinsteande dizze foardielen, stride organyske intermediêre lagen om itselde nivo te berikken, fermindering fan Silicon of Silicon-basearre ferpakking, beheine har oanname fan tapassing fan hege prestaasjes.
Glass Intermediary Layers hawwe wichtige belangstelling, foaral nei resinte lansearring fan Intel fan Glass-basearre testferpakking. Glês biedt ferskate foardielen, lykas ferstelbere koëffisjint fan thermyske útwreiding (CTE), glêde en platte kandidaat, wêrtroch't in belofte kandidaat is foar intermediêre lagen fergelykber fergelykber mei silisium. Njonken lykwols út technyske útdagings, it wichtichste nadeel fan Glass Intermediorpers is it ûngemak ekosysteem en hjoeddeiske gebrek oan grutskalige produksjekapasiteit. As de ekosysteemwedstriden en produksje-kapasiteiten ferbetterje, glês-basearre technologyen yn semiconductor-ferpakking kinne fierdere groei en oanname sjen.
Yn termen fan 3D-ferpakkingstechnology, wurdt Cu-Cu-bult-hybride-hybride bult in liedende ynnovative technology wurden. Dizze avansearre technyk berikt permaninte ynterconnections troch te kombinearjen troch dielektrike materialen (lykas SIO2) mei ynbêde metalen (CU). Cu-cu hybride bonding kin spaasjes ûnder 10 mikron berikke, typysk yn it ien-sifers fan mikron berik, fertsjinwurdigje in signifikante ferbettering oer tradisjonele mikro-bump-technology, dy't bump spaasjes hat fan sawat 40-50 mikron. De foardielen fan hybride bonding omfetsje ferhege I / O, ferbettere bandbreedte, ferbettere 3D fertikale stiping, en fermindere parasityske effekten en thermyske ferset fanwitten fanwegen it ûntbrekkende fan 'e ûndersteande ûnderfetting. Dizze technology is lykwols kompleks om te produsearjen en hegere kosten hat.
2.5D en 3D-ferpakking technologyen omfetsje ferskate ferpakkingstechniken. Yn 2.5D-ferpakking, ôfhinklik fan 'e kar fan intermediêre laach-materialen kin wurde kategorisearre yn Silicon-basearre, organysk-basearre en glês-basearre intermediêre ynlânske intermediêre ynlânske intermedior, lykas werjûn yn' e figuer hjirboppe. Yn 3D-ferpakking fan 'e ûntwikkeling fan Micro-Bump-technology om op ôfstân ôfmjittingen te ferminderjen, mar hjoed, mar in direkte cu-ferbouwingsmetoade) kinne wurde berikt, wichtige foarútgong yn it fjild markearje.
** Kaai technologyske trends om te sjen: **
1. ** Gruttere laachgebieten: ** Idtechex earder foarsizze dat fanwege de muoite fan Silicon-intermogramma's SOPICICE GEBLIKE AMERMEDIA REA LAYERS WURDE AS DE PRIMSE CHOUR FOAR DE PRIGRIEPEN FOAR DE PRIGLE CHOUR FOAR DE PRIGLE CHOUR FOAR DE PRIGLE CHOUR FOAR DE PRIGLE CHOUR FOAR DE PRIGENTE FOAR BEFALLEN HPC CHIPS. TSMC is in grutte leveransier fan 2,5D Silicon Intermedior foar Nvidia en oare liedende HPC-ûntwikkelders lykas Google en Amazon oankundige Mass-generaasje Cowos_l mei in 3,5x Reticle Grutte. Idtechex ferwachtet dat dizze trend trochgean, mei fierdere avidements besprutsen yn har rapport mei grutte spilers.
2 ** Pakketpakking fan Panel-nivo: ** Panel-nivo ferpakking is in wichtige fokus wurden, lykas markearre by de 2024 Taiwan International International Semiconductor Exhibition. Dizze ferpakkingsmetoade makket it gebrûk fan gruttere intermediêre lagen en helpt kosten te ferminderjen troch mear pakketten tagelyk te produsearjen. Nettsjinsteande it potensjeel, útdagings, lykas warpagebehear dy't noch moatte wurde rjochte. It tanimmende promininsje reflekteart de groeiende fraach nei gruttere, mear kosten-effektive intermediêre lagen.
3. ** Glass Intermediary Layers: ** Glass komt op en in sterke kandidaatmateriaal om te berikken foar it berikken fan fyn draad, fergelyking mei ekstra foardielen lykas ferstelbere CTE en hegere betrouberens. Glêzen intermediêre lagen binne ek kompatibel mei paniel-nivo ferpakking, it potensjeel oanbiede foar wiring fan hege tichtheid op mear beheare kostet, wêrtroch it in belofte oplossing is foar takomstige ferpakking Technologyen.
4 *** HBM hybride bonding: ** 3D koper-koper (Cu-Cu) hybride bonding is in wichtichsteechnology foar it berikken fan Ultra-Fine Pitch fertikale interconnections tusken chips. Dizze technology is brûkt yn ferskate serverprodukten, ynklusyf AMD EPYC foar steapele SRAM en CPU's, lykas de MI300-searje foar stapke foar it stapeljen fan CPU / GPU-blokken op I / O Dies. Hybride bonding wurdt ferwachte dat jo in krúsjale rol spielje yn takomstige HBM-avansearringen, foaral foar dramstapels dy't 16-hi of 20-hi-lagen mear binne.
5. ** CO-Packed Optyske apparaten (CPO): ** Mei de groeiende fraach nei hegere gegevens trochfier en macht effisjinsje hat optyske ynterconnect technology oanmerking krigen. CO-PATSED OPTICE-apparaten (CPO) wurde reek in kaai-oplossing foar ferbetterjen fan I / O Bandbreedte en fermindere enerzjyferbrûk. Yn ferliking mei tradisjonele elektryske transmission biedt optyske kommunikaasje ferskate foardielen, ynklusyf legere sinjaal oer lange ôfstannen, fermindere krúslik gefoelichheid, en ferhege bandbreedte. Dizze foardielen meitsje CPO in ideale kar foar gegevens-yntinsive, enerzjy-effisjint HPC-systemen.
** KEY MARKENS OM TE WATCH: **
De primêre merk dy't de ûntwikkeling fan 2,5d is fan 2,5D en 3D-ferpakking-technologyen is sûnder mis mei it Computing fan hege prestaasjes (HPC). Dizze avansearre ferpakking-metoaden binne krúsjaal foar it oerwinnen fan 'e beheiningen fan' e wet fan Moore, ynskeakelje mear transistors, ûnthâld en interconnections binnen ien pakket. De ûntbining fan chips kinne ek foar optimale gebrûk fan proses knooppunten tusken ferskate funksjonele blokken, lykas it skieden fan ik / o blokken fan ferwurkjen fan blokken, fierdere effisjinsje.
Neist hege prestaasjes (HPC) wurde (HPC), wurde oare merken ek ferwachte om groei te berikken fia it oannimmen fan Avansearre ferpakking technologyen. Yn 'e 5G- en 6G-sektoaren, ynnovaasjes lykas ferpakking Anderpakken en snijde-scip-oplossingen sille foarmje de takomst fan draadloze tagong netwurk (RAN) Arsjitektuer. Autonome auto's sille ek profitearje, om't dizze technologyen stipje de yntegraasje fan sensor-suites en berekkenje om grutte hoemannichten gegevens te ferwurkjen by it garandearjen fan feiligens, betrouberens, kompaktheid, macht en thermyske management, en kosten-effektiviteit.
Konsuminte-elektroanika (ynklusyf smartphones, smartwatches, AR / VR-apparaten, PC's, en wurkstasjons) wurde hieltyd mear rjochte op mear gegevens yn lytsere romten, nettsjinsteande in gruttere klam op kosten. Advanced Semiconductor-ferpakking sil in wichtige rol spielje yn dizze trend, hoewol de ferpakking-metoaden kinne ferskille fan dyjingen brûkt yn HPC.
Posttiid: OCT-07-2024